## **BEST AVAILABLE COPY**

(54) ELECTRONIC CIRCUIT


(11) 2-226846 (A) (43) 10.9.1990 (19) JP

(21) Appl. No. 64-47045 (22) 28.2.1989 (71) TOSHIBA CORP (72) KENICHI TORII

(51) Int. Cl<sup>5</sup>. H04L25/02, H03K19/018, H03K19/0185, H04L25/08

PURPOSE: To reduce the quantity of crosstalk between transmission lines by suppressing variation in the voltage of a signal on transmission lines almost to the half of the voltage difference between the "1" level and "0" level of

CONSTITUTION: A bipolar transistor(TR) Q7 is provided between the point B at the output terminal of the transmission line and a next-stage logic gate G2 on a reception side, the emitters of an emitter follower TR Q3 and this TR Q7 are connected through the transmission line T1 to constitute an OR gate, and the collector output of the TR Q7 is supplied to the base of a TR Q5 as the input of the next-stage logic gate G2. A reference voltage terminal 3 for applying a reference voltage to the bases of a TR Q4 and the TR Q7 is connected to a constant voltage source so that a voltage which is almost intermediate between the "1" level and "0" level of the signal at a point A which is the output signal of a front-stage logic gate G1. Consequently, the quantity of crosstalk to an adjacent transmission line can be suppressed low.



USPS EXPRESS MAIL EL 759 600 542 US DECEMBER 13 2000

## ⑲ 日本国特許庁(JP)

## ① 特許出願公開

#### 平2-226846 ⑫公開特許公報(A)

®Int. Cl. 5	識別記号 W	庁内整理番号 7345-5K	❸公開	平成2年(1990)9月10日
H 04 L 25/02 H 03 K 19/018 19/0185 H 04 L 25/02 25/08	GZ	7345-5K 7345-5K 8326-5 J 8326-5 J	H 03 K 19/09: 19/00 F査請求 未請求	2 101 B 請求項の数 4 (全 <sup>10</sup> 頁)

電子回路 ❷発明の名称

頭 平1-47045 の特

平1(1989)2月28日 29出

株式会社東芝総合研究 神奈川県川崎市幸区小向東芝町 1 忢 居 @発

所内

神奈川県川崎市幸区堀川町72番地 株式会社東芝 勿出 願 人

外1名 秀和 弁理士 三好 個代 理

1. 発明の名称

電子回路

#### 2. 特許請求の範囲

(1) 送信側バイポーラトランジスタと受信側 パイポーラトランジスタとのエミッタ同士を伝送 線路を介して接続してORゲートを構成し、前記 段論理ゲートの出力端を接続し、前記受信側バイ ポーラトランジスタの出力端に次段論理ゲートの 入力端を接続し、前記受信側バイポーラトランジ スタのペースに基準電圧として前記前段論理ゲー トの '1'出力時の電圧レベルと '0'出力時の 電圧レベルとの間の電圧を印加して成る電子回路。 (2)送信側パイポーラトランジスタと受信側 バイポーラトランジスタとのエミッタ同士を伝送 線路を介して接続して OR ゲートを構成し、前記 送信側パイポーラトランジスタの信号入力端に前 段論理ゲートの出力増を接続し、前記受信側パイ ポーラトランジスタの出力増に次段論理ゲートの

入力端を接続し、前記受信側バイポーラトランジ スタのペースに、前記前段論理ゲートが '0' 出 カする時にこの前段論理ゲートの 1 出力電圧 レベルとほぼ等しい電圧を印加し、前段論理ゲー トが '1' 出力する時にこの前段論理ゲートの 11、出力電圧レベルと、0、出力電圧レベルと のほぼ中間の電圧を印加する基準電圧回路を接続

して成る電子回路。

(3) 送信倒FET (Fleld Effect Transistor ) と受信側FETとのソース同士を伝送線路を介 して接続してORゲートを構成し、前記送信側F ETの信号入力端に前段論理ゲートの出力端を接 続し、前記受信例FETの出力端に次段論理ゲー トの入力端を接続し、前記受信側FETのゲート に基準電圧として前記前段論理ゲートの'1'出 力時の電圧レベルと '0' 出力時の電圧レベルと の間の電圧を印加して成る電子回路。

(4) 送信厨FETと受信側FETとのソース 同士を伝送線路を介して接続してORゲートを構 成し、前記送信側FETの信号入力端に前段論理

ゲートの出力増を接続し、前記受信側FETの出 , 力 増に次 及 論 理 ゲート の 人 力 増 を 使 続 し 、 前 記 受 信例FETのゲートに、前記前段論理ゲートが '0' 出力する時にこの前段論理ゲートの '1' 出力電圧レベルとほぼ等しい電圧を印加し、前段 論理ゲートが ·1 · 出力する時にこの前段論理ゲ ートの'1'出力電圧レベルと'0'出力電圧レ ペルとのほぼ中間の電圧を印加する基準電圧回路 を接続して成る電子回路。

## 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は高速デジタル信号を扱うのに適し た電子回路に関する。

(従来の技術)

半導体集積回路は年々そのデパイスの寸法が 小さくなり、高集積化の一途をたどると同時にデ パイスの寄生容量が減るためより高速化の方向に 進んでいる。

このため、回路と回路とを結ぶ配線容量が相対

2に基準電圧が印加されている。また、次段論理 ゲートG2では、トランジスタQ4のベースが入 力増子となり、トランジスタQ5のベースに投け られた端子3に基準電圧が印加されるようになっ ている。

そして、この次及論理ゲートG2の出力がエミ マタフォロアトランジスタQ6に接続され、この エミッタフォロアトランジスタQ6のエミッタに 出力増于4が設けられている。尚、5は定電流源、 R1~R6は抵抗である。

そして、このような電子回路の伝送線路T1に 近接して別の電子回路の伝送線路T2が配置され ているが、このように伝送線路T1,T2が近接 している場合には両伝送線路T1,T2は結合係 y K で電磁的に結合されることになる。

そこで、電子回路において、入力端子1に入力 \*号S1aが入力されると、前段論理(OR)~~~ 1の出力矯子Aに第8図(a)に示す '1'. 0′の信号が立っことになる。そして、この信 Aは、エミッタフォロアトランジスタQ3を介

的に増加してくると共に配線間の結合度も上昇し てくるために関りの回路とのクロストークも増大 し、クロックスキューや人力信号の'1'。 レベルの判定もマージンが低下してきて回路の誤 動作の発生を引き起こす可能性も増加しつつある。

このような電子回路の従来例として、ECL回 路で1人力の論理ゲート回路が2つあり、その間 が伝送線路により結ばれている場合の回路構成が 第7図に示されている。

この従来の電子回路は、G1はバイポーラトラ ンジスタQ1,Q2の差動回路で構成される前段 論理ゲートであり、G2はパイポーラトランジス タQ4、Q5の差動回路で構成される次段論理ゲ 一トであり、これらは共にORゲートを構成して いる。そして、この前段論理ゲートGIと次段論 理ゲートG2との間がエミッタフォロアトランジ スタQ3と伝送線路T1により接続された構成と なっている。そして、前段論理ゲートG1では、 トランジスタQ1のペースに入力端子1が設けら れ、トランジスタQ2のベースに設けられた端子

して伝送線路T1に送り出され、次段論理(OR) ゲートG2のトランジスタQ4にベースに入力さ れる。

次段論理ゲートG2では、これがORゲートと なっているため、B点の入力信号と同じ波形の出 力信号 Sout がエミッタフォロアトランジスタ Q 6を介して出力端子4から出力されることになる。

(発明が解決しようとする課題)

しかしながら、このような従来の電子回路で は、次のような問題点があった。

第8図は第7図の回路におけるA~C点の波形、 及び入力信号 Sia、出力信号 Sout の波形を示し たものであり、入力端子1に同図(a)に示す波 形の信号Slaが入力されると、A点の波形も電圧 レベルは異なるがほぼ同一の波形信号が回路特有 の伝播運延を受けて得られる。そして、A点の信 号はエミッタフォロアトランジスタQ3を経て伝 送線路T1を伝播してB点に連する。このB点で は、同図(b)に示すように飾った被形となる。 これは主に伝送線路の分布容量のために起こり、

特に電荷を放電する立ち下がり特性は悪く、だら だらとした波形のパルスになってしまう。

また、同図(b)のB点の波形で立ち下がり特性が鈍って劣化してしまうため、次段論理ゲートG2への閾値のタイミングが遅れることになり、同図(d)に示すように出力端子4からの出力信号Sout の波形がA点の波形に比べてかなりの時間の遅延tdを生ずる問題点があった。

さらに、伝送線路T1と結合係数Kで結合に、伝送線路T2では、Cにおいて同図ロスにおったがかりにあるにおがかりに示すようにB点の波形という。この信号は、Cに近野生してではさいれるのではではないではではが本来の信号がクロック信号である場合にはクロックスキューを発生しやすい問題点があった。

そして、従来の電子回路におけるこのような問題点は、例えばECL・ICやSCFL形GaAsICを基板に実装してプリント配線で信号を伝

#### [発明の構成]

(課題を解決するための手段)

この発明の請求項1のの電子の発明の対象をは、、ラーラングを関係を関係を関係を関係を対象をは、カーラングを対象をは、カーランを構入のでは、カーランを構入のでは、カーランを構入のでは、カーランをは、カーランをは、カーランをは、カーランをは、カーランをは、カーランをは、カーランをは、カーランをは、カーランをは、カーシンをは、カーのでは、カ

またこの発明の請求項2の電子回路は、請求項1における受信側パイポーラトランジスタのペースに、前記前段論環ゲートが、0・出力する時にこの前段論理ゲートが、1・出力する時にこの前段論理ゲートの、1・出力電圧レベルと、0・出力電圧レベルとのほぼ中間の

送させる場合のみならず、ゲートアレイのように ICチップ内のチャネル配線が比較的長くなるような場合にも発生する。

さらに上記の従来例では隣接する2本のいなは、 路 T 1 . T 2 間の結合によくののは、 方 点にはさらいる場合に多くののは、 で は が 多 る か な と い な で は な と の の は ら が な と の の は と の の な と い な と の の は ら に I C 内 部 と の に は 線 が と の は 上 が る 程 に 結合 度 も っ た。

電圧を印加する基準電圧回路を接続している。

'1' 出力時の電圧レベルと '0' 出力時の電圧 レベルとの間の電圧を印加している。

またさらにこの発明の請求項4の電子回路は、請求項3における受信側FETの時にこの段信側FETのが一トの前段には一下の時にこの前段には一下のでは、前段には一下のでは、前段には一下のでは、一下のはは、一下のはは、中間の電圧を印加する基準電圧回路を接続している。

(作用)

この発明の請求項1の電子回路では、伝送線

路を介してエミッタ同士が接続され、ORゲートを構成しているトランジスタのうち受信側のトランジスタにおいて、そのエミッタ入力が「O」レベルである時にはエミッタにベースの基準電圧からVbeレベルシフトした電圧を与えることにより、伝送線路を伝送される信号の電圧変動を入りに対していることができる。

することができる。

(実施例)

以下、この発明の実施例を図に基づいて群説する。

第1図はこの発明の一実施例を示しており、従来例として第7図に示してある電子回路の構成部品と同一の部品については、同一の符号を付して示してある。

さらに請求項3の電子回路では、伝送線路を介して、ス同士が接続されるのトランジスタの受信側トランジスタの受信側トランルであるべいで、そのソース人力が「ローレーの基準電圧から」をはいはフトした電圧を与えることによりはいいとの電圧をの半分程度に抑えるにとができる。

・0 ・レベルとのほぼ中間の電圧が印加されるように定電圧額(図示せず)に接続されるようになっている。尚、R 7 は抵抗である。

次に、上記の構成の電子回路の動作について説明する。

前段論理ゲートG1の入力端子1に第2図(a)に示すようなデジタル入力信号Slaが与えられる時、A点の波形は電圧レベルは異なってもほぼ同一の形のものとしてエミッタフォロアトランジスタQ3のベースに入力される。

そこで、この第2図(a)に示す波形の信号がエミッタフォロアトランジスタQ3及び伝送線路T1を介して受信側の差動対を構成するトランジスタQ7のエミッタに入力されることになる。

このトランジスタQ7は送信側のエミッタフォロアトランジスタQ3と差動対でORゲートを構成しているので、トランジスタQ3がオンの時にはトランジスタQ7はオンとなり、逆にトランジスタQ7はオンとなる。

・ そこで、 D 点の信号波形は、 第 2 図( e ) に示すようにトランジスタ Q 7 がオンの時には抵抗 R 7 により電圧降下があって 'O' レベルとなり、 逆にトランジスタ Q 7 がオフの時には '1' レベルとなり、この信号が次段論理ゲート G 2 に入力される。

次段論理ゲートG2はORゲートであり、D点の波形と同一の波形の信号を出力信号SoutとしてエミッタフォロアトランジスタQ6を介して出力端子4に出力することになる。

ところにある。

そして、この基準電圧回路 6 において、エミッタフォロアトランジスタ Q 8 のベースにトランジスタ Q 7 からの信号出力が入力され、このエミッタフォロアトランジスタ Q 8 のエミッタ出力がトランジスタ Q 5 のベースに信号入力として与えられるようになっている。

また、基準電圧端子3からは、次段論理ゲート G 2 のトランジスタ Q 4 のベースに電圧が印加さ れると共に、論理ゲート G 3 を構成するトランジ スタ Q 1 1 . Q 1 2 のうちの Q 1 2 のベースに印 加されるようになっている。

論理ゲート G 3 のトランジスタ Q 1 1 のペースには、トランジスタ Q 8 からの信号入力が与えられるようになっている。

上記構成の電子回路の動作について、次に説明する。

第4図(a)に示すような入力信号 Sinが入力 端子 1 に与えられる時、 A点にはこの入力信号と

シフトした値となる。ここで、この E 点の電圧は、A 点の電圧の '1' レベルと '0' レベルとの中間に設定されているので、第2図(b)に示すように B 点での変動分は A 点の変動分のほぼ半分に抑えることができる。

この結果、伝送線路T1に結合されている伝送線路T2のC点に誘起される電圧は、第2図(c)に示すように従来の回路形式に比べてほぼ半分に抑えることができ、クロストーク量を半分に軽減することができるのである。

第3図は請求項2の電子回路の実施例を示しており、第7図に示す従来回路や第1図に示す実施 例と同一の回路部品については同一の符号を付し て示してある。

この実施例の電子回路の特徴は、 伝送線路 T 1を介してエミッタ同士の接続されている O R ゲートを構成するトランジスタ Q 3 . Q 7 のうちトランジスタ Q 7 のベースに印加する基準電圧を、トランジスタ Q 8 ~ Q 1 2 と抵抗 R 8 ~ R 1 0 とで構成される基準電圧回路 6 から与えるようにした

ほぼ同一の波形が(電圧レベルは異なるが)ある 伝播遅延後に得られる。

そこで、この電子回路を正論理で考えると、
・1・レベルと・0・レベルとの中間値を破けて
してあるが、第4図(a)のである。
・1・レベルの時、トランジスタ Q 7 のベース電圧(E
点の電圧)は破線のレベルになうに設定にはれている。この時、伝送線路 T 1 の B 点の電圧は A
点の・1・レベルからエミックフォロアトランスタ Q 3 の V b e だけ下降した電圧となる。

この時、トランジスタQ 7 はカットオフしているので、コレクタ電圧 ( D 点の電圧 ) は同図 ( d ) に示すように 1 レベルにある。そして、この D 点の電圧はトランジスタ Q 8 , Q 9 及び抵抗 R 1 0 によりレベルシフトされ、論理ゲート G 3 のトランジスタ Q 1 1 に入力される。

この論理ゲート G 3 において、トランジスタ Q 1 1 に与えられる信号レベルはトランジスタ Q 1 2 に与えられる基準電圧より高いため、トランジスタ Q 1 1 例がオンとなり、抵抗R 9 による電圧 降下分とトランジスタQ10のVbeとでE点の電圧は第4図(e)に示すように低レベルにおかれる。

尚、この時の出力信号 Sout について考えると、トランジスタ Q 7 がオフとなり、 D 点の電圧が ・1 ' レベルとなって次段論理ゲート G 2 のトランジスタ Q 5 のペースに ' 1 ' レベル信号が与えられるためにこのトランジスタ Q 5 がオンとなり、逆にゲート G 2 のトランジスタ Q 4 がカットオフする。

この結果、出力側のエミッタフォロアトランジスタQ6を介して出力増子4から同図(1)に示す出力信号Soutが出力されることになる。

次に、A点の電圧が 1' レベルから徐々に下降してしてきた場合を考えると、トランジスタ Q 3, Q 7 は差動対となっていて、定電流顔 5 に接続されているので、同図 (a), (d)に示すようにD点の電圧も徐々に下降していく。

このD点の電圧の下降に伴い、トランジスタQ 8、抵抗R10によりレベルシフトされた電圧が

降下はなくなり、抵抗R8の電圧降下分がトランジスタQ10のペースに与えられ、このトランジスタQ10でVbeだけレベルシフトしてE点に印加される。

この E 点の電圧上昇幅は、抵抗 R 8 . R 9 の抵抗 値を調整することにより '1' レベルと '0' レベルとのほぼ中間値に 設定されており、 E 点の電圧が上昇していくと、 トランジスタ Q 7 のエミッタ 側の B 点の電圧も E 点の上昇分だけ上昇していき、 A 点の '1' レベルの電圧がエミッタフォロアトランジスタ Q 3 でレベルシフトして B 点に違した時の値に近い値となる。

この結果、第4図(b)に示すように、B点の電圧は、入力信号Sinの変化点だけでわずかに変動するが、それ以外の時間はほぼ一定の電圧レベルに保たれることになる。

この時の出力信号 Sout の変化について考えると、トランジスタ Q 7 がオンとなった時に D 点の電圧が抵抗 R 7 により下降し、トランジスタ Q 8 . Q 9 及び抵抗 R 1 O を介して次段 論理ゲート G 2

論理ゲートG3の基準電圧端子3の電圧と同程度になると、トランジスタQ11に流れる電流はほぼ半分になるので、抵抗R9の電圧降下も半分となり、トランジスタQ10のベース電圧も徐々に上昇していく。したがって、このトランジスタQ10のベース電圧をVbeだけレベルシフトとしたE点の電圧も徐々に上昇していく。

そして、B点の電圧は、A点の電圧が中間値である破線のレベルを越える前まではこのA点の電圧で決まる値であるが、A点の電圧が破線の中間レベルを越えて下降し 'O' レベルに達するとE点の電圧で決定されるようになる。

したがって、A点の電圧が '0' レベルに達した時には定電液源5の電流がすべてトランジスタQ7に流れ、D点の電圧は抵抗R7で降下した電圧となり、 '0' レベルとなる。

D点の電圧が '0' レベルとなると、この電圧をレベルシフトした電圧もゲート G 3 の基準電圧端子 3 の電圧よりも完全に低くなるのでトランジスタ Q 1 1 はカットオフし、抵抗 R 9 による電圧

のトランジスタ Q 5 のベースに与えられる電圧も低下し、このトランジスタ Q 5 をカットオフする。この時、逆にトランジスタ Q 4 がオンとなり、抵抗 R 5 により電圧降下した O レベル信号が第4 図 (f)に示すようにエミッタフォロアトランジスタ Q 6 を介して出力端子 4 から出力されることになる。

次にA点の電圧が再び、1 レベルに達すると、この電圧が、1 レベルに達する時点までは E 点の電圧は同図(e)に示すように、1 レベルに保持されるので、B点の変動量は、1 レベルから、0 レベルに変化する場合に比べて扱わずかなものとなる。

このようにしてこの実施例の場合、送信側からの信号が 1 レベルの時には伝送線路 T 1 に送信側の信号が 0 レベルの時には伝送線路 T 1 に受信側から電力を供給するようにしているため、 B 点の電圧 波形は第4 図 (b) に示すようにその変動が極めてわずかなものとなり、伝送線路 T 1 と結合されている伝

。 送線路T2のC点に誘起される信号電圧波形も同 図(c)に示すようにほぼ平坦なものとすること ができ、隣接する伝送線路T1、T2間のクロス トーク量を低く抑えることができるのである。

第5 図は請求項2の電子回路の他の実施例を示しており、第3 図に示した電子回路において、 D点の波形の鈍りを少なくし、立ち上がり立ち下がり特性をさらに良くする回路構成を示している。

この第5図の実施例の回路は、第3図に示す実施例において、伝送線路T1の出口側に設けられたトランジスタQ13を挿入すると共にののトランジスタQ13のベースとグランドとの間にダイオード接続のトランジスタQ14を設けた構成を特徴とし、他の部分の回路構成は第3図のものと同一である。

この実施例の場合、トランジスタQ14の等価 的なダイオードの働きによりトランジスタQ13 のベース電圧を一定に保つことができ、トランジ スタQ7, Q13が共にオンとなり抵抗R4によ

とができる。

をこで、第6図は請求項4に係る電子回路のポーラトランジスタQ1~Q12に対応する部分をすべてFETFQ1~FQ12に置き換えた形とでいる。したがって、この実施例でも第3図に示した電子回路と同様の動作を行ない、伝送線路T2との間のクロストーク量を減らすことができる。

#### [発明の効果]

以上のようにこの発明によれば、送信側の下りのようにこれでは、スフェミックリースでエラックには、アクリーのでは、では、アクリーのでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリーとでは、アクリースを信仰である。アクリースを信仰では、「1・リースを同じく、」には「1・リースを同じく、「1・リースを同じく、」には「1・リースを同じく」には、「1・リースを同じく、「1・リースを同じく、「1・リースを同じく、「1・リースを同じく、「1・リースを同じく、」には、「1・リースを同じく、1・リースを同じく、「1・リースを同じく、1・リースを同じく、「1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じく、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはは、1・リースを同じくにはははは、1・リースを同じくにははは、1・リースを同じくにははは、1・リースを同じくはは、1・リースを同じくははいるのではは、1・リースを同じくはは、1・リースを同じくはは、1・リースを

りD点の電圧降下があっても、トランジスタQ7のコレクタ電圧をグランドに対してトランジスタQ13、Q14による2Vbe分だけレベルシフトした値に固定することができ、このトランジスタQ7の応答性が改善され、それだけD点の波形を入力信号に対応した鋭いものとすることができるのである。

レベルの時には受信側トランジスタのエミマタースの基準電圧からとしていたはソタタがけレベルシフトしたものとほがであるため、伝送線路に流れる信号は前段論理が一トの、1・レベルと、O・レベルとの電圧差の中間ではいることができる。とができる。

#### 4. 図面の簡単な説明

第1図はこの発明の請求項1の電子回路の実施例を示す回路図、第2図は上記実施例の回路の各点の信号波形図、第3図はこの発明の請求項2の電子回路の各点の信号波形図、第5図はこの実施例を示す回路の数形図、第5回路図、第6図はこの発明の請求項4の電子回路図、第6回路図、第7図は従来例の回路図、第

Q 1 ~ Q 1 4 ··· トランジスタ

R 1 ~ R 1 0 … 抵抗 T 1, T 2 … 伝送線路

The state of the s

G1…前段論理ゲート G2…次段論理ゲート

F Q 1 ~ F Q 1 2 ... F E T

1 … 入力增子

2 … 基準電圧熔子


3 … 基準電圧端子

4 "一出力增子


5 … 定電流源

6 … 定電圧回路


代理人を生む 三 好 秀 和




第1 図




第 2 図




第3図




第4回




焦 5 図



第 6 図



**83** 7 🖾



寒 8 ⊠

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
114	BLURRED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.